Układy programowalne 1300-Mt12UP-SD
Laboratorium (LAB) Semestr letni 2019/20

Informacje o zajęciach (wspólne dla wszystkich grup)

Liczba godzin:	15
Limit miejsc:	(brak limitu)
Zaliczenie:	Zaliczenie na ocenę
Rygory zaliczenia zajęć:	zaliczenie na ocenę
Literatura uzupelniająca:	1. Kalisz J., Język VHDL w praktyce, WKŁ, Warszawa, 2004 2. Zwoliński M., Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, WKŁ, Warszawa, 2002 3. Skahill K., Język VHDL. Projektowanie programowalnych układów logicznych, wyd. 2, WNT, Warszawa, 2004
Metody dydaktyczne:	ćwiczenia laboratoryjne
Metody dydaktyczne - inne:	prezentacja przykładu, objaśnienie, praca samodzielna z komputerem
Literatura:	1. Pasierbiński J., Zbysiński P., Układy programowalne w praktyce, WKŁ, Warszawa, 2002
Efekty uczenia się:	U1. Ma umiejętność tworzenia projektów prostych układów cyfrowych wykorzystujących język VHDL. (K_U07, K_U10, K_U17)
Metody i kryteria oceniania:	ocena aktywności na zajęciach, ocena kodów VHDL wykonanych ćwiczeń
Zakres tematów:	Podstawowe elementy języka VHDL. Realizacja funkcji logicznych w języku VHDL. Realizacja prostych układów kombinacyjnych. Realizacja prostych układów sekwencyjnych (przerzutnik, licznik). Realizacja projektu z wykorzystaniem edytora schematów. Obsługa wyświetlacza 7-segmentowego. Obsługa wyświetlacza LCD. Analiza złożonego projektu układu cyfrowego.

Grupa	Termin(y)	Prowadzący	Miejsca Liczba osób w grupie / limit miejsc	Akcje
1	co drugi wtorek (parzyste), 16:00 - 17:30, sala 012 (PS)	Grzegorz Śmigielski	6/8	szczegóły
Wszystkie zajęcia odbywają się w budynku: Budynek przy ulicy M. Kopernika

Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Uniwersytet Kazimierza Wielkiego.